Moin,
dein synchron-FET geht kaputt weil du beide gleichzeitig einschaltest. Das liegt nicht an Kapazitäten sondern am Signal.
Wenn die Gatespannung z.B. 6V passiert, egal ob hoch oder runter, hat der obere 6V ugs, ist also ein...und der untere hat 6V ugs, ist auch ein...
Genauer gesagt, im gesamten Bereich zwischen Ub - uth_pmos bis Uth_nmos leiten beide.
Richtig wärs den synchron-FET mit einer gewissen deadtime ein- und auszuschalten.
Das aber auch nicht, das geht nur so lange der Spulenstrom positiv ist, nicht null wird...sobald er null wird (und die Diode aufhören würde zu leiten) muss der FET abgeschaltet werden, sonst entleerst du die Elkos rückwärts
Das ist die Grenze zwischen dem sog. Continous und dem Discontinous Conduction Mode. Diese Grenze muss erkannt werden wenn der Wandler synchron laufen soll. Gibt Verschiedene Methoden das zu erreichen ohne eine echte Strommessung einbauen zu müssen.
Grüße